Inversor, 74LV14D,112, Hex canales SOIC 14 pines LV Sí

Producto Descatalogado

Documentación Técnica

Lógica CMOS de tensión baja
Tensión de funcionamiento: 1,0 a 5,5
Compatibilidad: entrada LVTTL/TTL, salida LVCMOS

Familia 74LV

Atributo	Valor
Función Lógica	Inversor
Tipo de Entrada	Schmitt Trigger
Número de Elementos por Chip	6
Entrada de disparador Schmitt	Sí
Tipo de Retardo de Propagación Máxima @ CL Máximo	15 ns @ 3.3 V, 20 ns @ 2.7 V, 27 ns @ 2 V, 80 ns @ 1.2 V
Corriente Máxima de Salida de Alto Nivel	-12mA
Corriente Máxima de Salida de Bajo Nivel	12mA
Tipo de Montaje	Montaje superficial
Tipo de Encapsulado	SOIC
Conteo de Pines	14
Familia Lógica	LV
Dimensiones	8.75 x 4 x 1.45mm
Altura	1.45mm
Tensión de Alimentación Máxima de Funcionamiento	5,5 V
Tensión de Alimentación de Funcionamiento Mínima	1 V
Ancho	4mm
Longitud	8.75mm
Temperatura Máxima de Funcionamiento	+125 °C
Temperatura de Funcionamiento Mínima	-40 °C
Condición de Prueba de Retardo de Propagación	50pF