Búfer de reloj 23S05E-1DCG, 8 SOIC, 8-pin

El búfer de reloj de retardo cero de Renesas Electronics es un búfer de reloj de bucle de bloqueo de fase (PLL) de alta velocidad, diseñado para aplicaciones de distribución de reloj de alta velocidad. El retardo cero se consigue al alinear la fase entre el reloj de entrada y el reloj de salida, operable en el rango de 10 a 200 MHz. La retroalimentación PLL está integrada en el chip y se obtiene de la almohadilla CLKOUT. En ausencia de un reloj de entrada, entra en desconexión.

Distribuye una entrada de reloj a un banco de cinco salidas
Retardo de entrada-salida cero
Desviación de salida < 250ps
Jitter bajo <200 ps ciclo a ciclo
No se necesita red RC externa