Búfer LVDS, 9DB106BGILF, 6, TTL, Búfer, TSSOP, 20-Pines

El búfer de retardo cero Renesas Electronics 9DB106 admite requisitos de reloj PCIe Gen1 y Gen2. El 9DB106 se acciona mediante un par de salida SRC diferencial de un generador de reloj principal compatible con IDT CK410/CK505. Atenúa la fluctuación en el reloj de entrada y tiene un ancho de banda PLL seleccionable para maximizar el rendimiento en sistemas con o sin reloj de amplio espectro. Una interfaz SMBus permite controlar el ancho de banda PLL y las opciones de derivación, mientras que 2 contactos de solicitud de reloj (CLKREQ#) hacen que el 9DB106 sea adecuado para aplicaciones de tarjeta Express.

Pares de salida diferencial de modo de corriente de 6 - 0,7 V (HCSL)
El pin CLKREQ# para las salidas 1 y 4/ es compatible con Express Card aplicaciones
El PLL o el modo de derivación/PLL pueden desjitter el reloj entrante
Ancho de banda PLL seleccionable/minimiza el pico de fluctuación en PLL de bajada
Reloj de entrada de difusión de pistas/compatible con amplio espectro para EMI baja
La interfaz SMBus/salidas no utilizadas se pueden desactivar
Fluctuación de ciclo a ciclo < de 50 ps
Desviación de salida a salida < de 50 ps