Memoria SRAM Infineon, 1Mbit, 128k x 8 bits, 1MHZ, SOJ-32, VCC máx. 3,3 V

La expansión de memoria sencilla se proporciona mediante una activación de chip BAJA activa (CE), una activación de salida BAJA activa (OE) y controladores de tres Estados. Este dispositivo dispone de una función de desconexión automática que reduce significativamente el consumo de energía cuando se anula la selección. La escritura en el dispositivo se realiza tomando LAS entradas de activación de chip (CE) y activación de escritura (WE) BAJAS. Los datos de los ocho pines de E/S (I/O0 a través de I/O7) se escriben en la ubicación especificada en los pines de dirección (A0 a A16). La lectura desde el dispositivo se logra tomando LA activación de chip (CE) y la activación de salida (OE) BAJA al forzar la activación de escritura (WE) ALTA. En estas condiciones, el contenido de la ubicación de memoria especificada por los pines de dirección aparecerá en los pines de E/S. Los ocho contactos de entrada/salida (I/O0 a través de I/O7) se colocan en un estado de alta impedancia cuando el dispositivo se deselecciona (CE ALTA), las salidas se desactivan (OE ALTA) o durante una operación de escritura (CE BAJA y NOSOTROS BAJA). Los modelos CY7C1018DV33/CY7C1019DV33 están disponibles en encapsulados VFBGA de 32 contactos, 400 mil, SOJ moldeado ancho, TSOP II de 32 contactos y 48 bolas sin plomo.