Memoria SRAM Infineon, 1Mbit, 64k x 16 bits, 1MHZ, SOJ-44, VCC máx. 3,3 V

Este dispositivo dispone de una función de desconexión automática que reduce significativamente el consumo de energía cuando se anula la selección. La escritura en el dispositivo se realiza tomando LAS entradas de activación de chip (CE) y activación de escritura (WE) BAJAS. Si la activación baja de bytes (BLE) ES BAJA, los datos de los contactos de E/S (I/O0 a través de I/O7) se escriben en la ubicación especificada en los contactos de dirección (A0 a A15). Si la activación alta de bytes (BHE) ES BAJA, los datos de los contactos de E/S (I/O8 a través de I/O15) se escriben en la ubicación especificada en los contactos de dirección (A0 a A15). La lectura desde el dispositivo se logra tomando la activación de chip (CE) y la activación de salida (OE) BAJA al forzar LA activación de escritura (WE) ALTA. Si la activación baja de bytes (BLE) ES BAJA, los datos de la ubicación de memoria especificada por los contactos de dirección aparecerán en I/O0 a I/O7. Si la activación alta de bytes (BHE) ES BAJA, los datos de la memoria aparecerán en I/O8 a I/O15. Consulte la tabla de verdad al final de esta hoja de datos para obtener una descripción completa de los modos de lectura y escritura.