Microcontrolador Microchip AT32UC3L0128-AUT, núcleo AVR32 de 32bit, RAM 32 kB, 50MHZ, TQFP de 48 pines

El AVR32 es un núcleo de microprocesador RISC de 32 bits, diseñado para las aplicaciones integradas de presupuesto limitado, con especial atención a un menor consumo, una alta densidad de códigos y alto rendimiento. El procesador implementa una unidad de protección de memoria (MPU) y un controlador de interrupción rápido y flexible compatible con los sistemas operativos actuales y los sistemas en tiempo real. Una amplia selección de instrucciones DSP garantiza una mayor funcionalidad de cálculo.
Con el fin de aprovechar completamente la potencia de una arquitectura de 32 bits, el AVR32 no cuenta con compatibilidad binaria con arquitecturas AVR anteriores. Para lograr una alta densidad código, el formato de la instrucción es flexible a la hora de proporcionar instrucciones compactas de 16 bits y ampliadas de 32 bits. Mientras la mayoría de las instrucciones son de 16 bits, se implementan las potentes instrucciones de 32 bits para seguir aumentando el rendimiento. Las instrucciones compactas y ampliadas pueden mezclarse libremente en la serie de instrucciones.

El microcontrolador de sistema en chip de 32 bits Microchip AT32UC3L se basa en el procesador RISC UC AVR32 que funciona a frecuencias de hasta 50MHz MHz. Funciona con una fuente de alimentación única de 1,62V V a 3,6V V. El procesador implementa una unidad de protección de memoria (MPU) y un controlador de interrupción rápido y flexible para admitir sistemas operativos modernos y en tiempo real. La unidad de acceso seguro (SAU) se utiliza junto con la MPU para proporcionar la seguridad e integridad necesarias. El controlador de acceso directo a memoria (DMA) de periféricos permite la transferencia de datos entre periféricos y memorias sin necesidad de utilizar el procesador, además de reducir drásticamente la sobrecarga de procesamiento al transferir flujos de datos continuos y grandes. El controlador de interrupción externa (EIC) permite configurar los contactos como interrupciones externas. El sistema de eventos periféricos permite a los periféricos recibir, reaccionar y enviar eventos periféricos sin intervención de la CPU. El temporizador Watchdog (WDT) restablecerá el dispositivo a menos que el software lo revise periódicamente.

Unidad de acceso seguro (SAU) que proporciona protección para periféricos definida por el usuario
Transferencia de datos de alto rendimiento en buses independientes para un mayor rendimiento
Flash interna de alta velocidad de 128 Kbytes
SRAM de alta velocidad interna de 32 Kbytes
Bloqueos de seguridad flash y área de configuración definida por el usuario
Servicio de interrupción de baja latencia vectorial automático con prioridad programable
Sistema de eventos periféricos para comunicación directa de periféricos a periféricos
Medidor de frecuencia (FREQM) para una medición precisa de la frecuencia del reloj
Seis canales de temporizador/contador (TC) de 16 bits
Canales PWM en todos los contactos de E/S (PWMA)
Cuatro receptores/transmisores síncronos/asíncronos universales (USART)
Una interfaz periférica serie (SPI) maestra/esclava con señales de selección de chip
Nexus Clase 2+ integrado, control de tiempo de ejecución, datos no intrusivos y seguimiento de programas
Tipo de encapsulado TQFP/QFN/TLLGA de 48 contactos (36 contactos GPIO)