Procesador de señal digital DSPIC33EV256GM102-I/SP, 70MIPS 16bit 16 kB RAM, 256 kB Flash, PDIP 28 pines 1 (11 x 10/12

La familia dsPIC33EV de Microchip de controladores de señal digital (DSC) de 16 bits incorpora un núcleo de DSC 70 MIPS dsPIC® con características en chip mejoradas. Capaces de funcionar en entornos hostiles, estos dispositivos son adecuados para aplicaciones de automoción y dispositivos. La integración de periféricos incluye SENT (Single-Edge Nibble Transmission, Transmisión de cuarteto de un solo borde - transmisión/recepción), modulación por ancho de impulsos de alta velocidad, amplificadores operacionales y flash de código de corrección de errores para mayor fiabilidad y seguridad. El rendimiento ofrecido por la familia dsPIC33EV de MCU les permite incorporarse en el diseño de sistemas de control de motor de alto rendimiento y precisión que son más eficientes energéticamente. Se pueden utilizar para controlar motores paso a paso, síncronos de imán permanente y de inducción ac.

Velocidad de CPU máx. de 70 MHz
Arquitectura de código eficiente (C y ensamblaje)
Ruta de datos amplia de 16 bits
Dos acumuladores amplios de 40 bits
Un ciclo (MAC/MPY) con captación de datos doble
Un ciclo, MUL de señal mixta y división de hardware
Compatible con multiplicación de 32 bits
Seguridad intermedia para memoria: proporciona un segmento flash de inicio, además del segmento Flash general existente
Corrección de código de error (ECC) para Flash
Dos juegos de registros alternos añadidos para cambio de contexto rápido

Baja potencia RC (LPRC) 15% interna - 32 kHz
RC rápida (FRC) 1% interna – 7,37 MHz
RC de backup (BFRC) 10% interna - 7,37 MHz
PLL programables y fuentes de reloj de oscilador
Control de reloj a prueba de fallos (FSCM)
Fuente de control de reloj a prueba de fallos (BFRC) adicional, diseñada para proporcionar una fuente de interruptor a prueba de fallos de reloj para el sistema
Temporizador Watchdog (WDT) independiente
Temporizador Watchdog con ventanas (DMT) del sistema
Activación y arranque rápidos

Modos de administración de baja potencia (inactivo, en reposo y retardo)
Consumo de potencia reducido ejecutando cadena NOP
Restablecimientos Power-on Reset (POR) y Brown-out Reset (BOR) integrados
Corriente dinámica (típica) de 0,5 mA/MHz
Corriente IPD de 50 μA a +25 °C (típica)

Hasta seis salidas de modulación por ancho de impulso (PWM) (tres generadores)
Módulo convertidor analógico a digital (ADC) configurable
Hasta 4 amplificadores operacionales
Hasta 5 comparadores
Unidad de medida de tiempo de carga (CTMU) – Admite detección táctil capacitiva mTouch™
Cinco temporizadores de 16 bits
Dos temporizadores de 32 bits
Cuatro módulos de captura de salida configurables como temporizadores/contadores
Cuatro módulos de captura de entrada
Dos transmisores receptores síncronos-asíncronos universales mejorados (EUSART)
Dos módulos SPI
Un módulo I2C con compatibilidad para SMBus