Búfer de reloj PLL CY2304SXI-2, SOIC, 8-pin

El CY2304 es un búfer de retardo cero de 3,3 V diseñado para distribuir relojes de alta velocidad en PC, estaciones de trabajo, comunicaciones de datos, telecomunicaciones y otras aplicaciones de alto rendimiento. La pieza tiene un bucle de enganche de fase (PLL) en chip que se bloquea en un reloj de entrada presentado en el contacto Ref. Es necesario que la retroalimentación PLL se introduzca en el contacto FBK y se puede obtener de una de las salidas. Se garantiza que la desviación de entrada a salida sea inferior a 250 ps y que la desviación de salida a salida sea inferior a 200 ps. El CY2304 tiene dos bancos de dos salidas cada uno. El PLL CY2304 entra en estado de apagado cuando no hay bordes ascendentes en la entrada Ref. En este modo, todas las salidas son de tres Estados y el PLL está desactivado, lo que da como resultado menos de 25 μA de consumo de corriente. Varios dispositivos CY2304 pueden aceptar el mismo reloj de entrada y distribuirlo en un sistema. En este caso, se garantiza que la desviación entre las salidas de dos dispositivos sea inferior a 500 ps. El CY2304 está disponible en dos configuraciones diferentes.