Búfer de reloj PLL CY2308SXI-2, SOIC, 16-pin

El CY2308 es un búfer de retardo cero de 3,3 V diseñado para distribuir relojes de alta velocidad en PC, estaciones de trabajo, comunicaciones de datos, telecomunicaciones y otras aplicaciones de alto rendimiento. La pieza tiene un PLL en chip que se bloquea en un reloj de entrada presentado en el contacto Ref. La retroalimentación PLL se acciona desde el contacto FBK externo, por lo que el usuario tiene flexibilidad para elegir cualquiera de las salidas como entrada de retroalimentación y conectarla al contacto FBK. La desviación de entrada a salida es inferior a 250 ps y la desviación de salida a salida es inferior a 200 ps. El CY2308 tiene dos bancos de cuatro salidas, cada uno controlado por las entradas SELECT como se muestra en la tabla Seleccionar decodificación de entrada en la página 3. Si no se necesitan todos los relojes de salida, el banco B tiene tres puntos. El reloj de entrada se aplica directamente a la salida para pruebas de chip y sistema mediante las entradas SELECT. El PLL CY2308 entra en estado de apagado cuando no hay bordes ascendentes en la entrada Ref. En este modo, todas las salidas son de tres Estados y el PLL está desactivado, lo que da como resultado menos de 25 μA de consumo de corriente.