Búfer de reloj PLL CY2309SXC-1, TSSOP, 16-pin

Subtotal (1 tubo de 48 unidades)*

158,208 €

(exc. IVA)

191,424 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Información relativa a las existencias no accesible actualmente - Vuelva a comprobarlo más tarde
Unidad(es)
Por unidad
Por Tubo*
48 +3,296 €158,21 €

*precio indicativo

Código RS:
194-9025
Nº ref. fabric.:
CY2309SXC-1
Fabricante:
Infineon
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Infineon

Número de Elementos por Chip

1

Corriente de Alimentación Máxima

32 mA

Frecuencia Máxima de Entrada

133MHZ

Tipo de Montaje

Montaje superficial

Tipo de Encapsulado

TSSOP

Conteo de Pines

16

Dimensiones

5.1 x 4.5 x 0.95mm

Longitud

5.1mm

Ancho

4.5mm

Altura

0.95mm

Tensión de Alimentación Máxima de Funcionamiento

3,6 V

Temperatura Máxima de Funcionamiento

+70 °C

Frecuencia de Salida Máxima

133.3MHZ

Tensión de Alimentación de Funcionamiento Mínima

3 V

Temperatura de Funcionamiento Mínima

0 °C

Frecuencia de Salida Mínima

10MHZ

El CY2309 es un búfer de retardo cero de 3,3 V de bajo coste diseñado para distribuir relojes de alta velocidad y está disponible en un encapsulado SOIC o TSSOP de 16 contactos. El CY2305 es una versión de 8 contactos del CY2309. Acepta una entrada de referencia y acciona cinco relojes de diferencial bajo. Las versiones -1H de cada dispositivo funcionan a frecuencias de hasta 100-/133 MHz y tienen un accionamiento más alto que los dispositivos -1. Todas las piezas tienen PLL en chip que se bloquean en un reloj de entrada en el contacto Ref. La retroalimentación de PLL está en chip y se obtiene de la almohadilla CLKOUT. El CY2309 tiene dos bancos de cuatro salidas cada uno, que se pueden controlar mediante las entradas SELECT. Si no se necesitan todos los relojes de salida, el banco B puede tener tres puntos. Las entradas SELECT también permiten aplicar el reloj de entrada directamente a las salidas para pruebas de chip y sistema. Los PLL CY2305 y CY2309 entran en un modo de apagado cuando no hay bordes ascendentes en la entrada Ref. En este estado, las salidas son de tres Estados y el PLL está desactivado, lo que da como resultado un consumo de corriente inferior a 25,0 μA para estas partes.

Enlaces relacionados