CPLD ATF1504AS-10JU84, ATF1504AS 64 celdas, 64 I/O, EEPROM 4 bloques, En el sistema PLCC 84 pines 10ns
- Código RS:
- 171-7831
- Nº ref. fabric.:
- ATF1504AS-10JU84
- Fabricante:
- Microchip
Temporalmente fuera de stock. Disponible a partir del 22/05/2024, con entrega en 4 día(s) laborable(s).
Añadido
Precio unitario (Suministrado en múltiplos de 5)
5,568 €
(exc. IVA)
6,737 €
(inc.IVA)
| Unidades | Por unidad | Por Pack* |
| 5 + | 5,568 € | 27,84 € |
| *precio indicativo | ||
- Código RS:
- 171-7831
- Nº ref. fabric.:
- ATF1504AS-10JU84
- Fabricante:
- Microchip
Documentación Técnica
Legislación y Conformidad
Datos del Producto
Microchip Technology CPLD
La familia Microchip Technology ATF1504AS, encapsulado PLCC, montaje en superficie, 84 contactos, alto rendimiento, un dispositivo lógico programable complejo de alta densidad (CPLD) es un dispositivo borrable eléctricamente. Tiene una tensión nominal entre 3,3 V y 5V. El (CPLD) está diseñado con 64 macrocélulas lógicas y hasta 68 entradas. Este dispositivo integra fácilmente lógica de varios PLD clásicos, de tipo TTL, SSI, MSI y LSI.
Características y ventajas
• 68 contactos de E/S bidireccionales y cuatro contactos de entrada dedicados en función del tipo de paquete de dispositivos seleccionado
• tecnología advanced ee
• advanced power management
• Flip flops configurable D/T/Latch
• Tipo de memoria EEPROM
• Opciones de paquete verdes (sin Pb/haluro)
• Programación En el sistema (ISP) a través de JTAG
• reinicio de encendido integrado y restablecimiento de apagado
• Prueba de exploración de límites de JTAG
• la frecuencia de funcionamiento es 125MHz
• rango de temperaturas de funcionamiento entre -40°C y 85°C
• el retardo de propagación es 10ns
• función de fusible de seguridad
• Tres contactos de reloj globales
• tecnología advanced ee
• advanced power management
• Flip flops configurable D/T/Latch
• Tipo de memoria EEPROM
• Opciones de paquete verdes (sin Pb/haluro)
• Programación En el sistema (ISP) a través de JTAG
• reinicio de encendido integrado y restablecimiento de apagado
• Prueba de exploración de límites de JTAG
• la frecuencia de funcionamiento es 125MHz
• rango de temperaturas de funcionamiento entre -40°C y 85°C
• el retardo de propagación es 10ns
• función de fusible de seguridad
• Tres contactos de reloj globales
Aplicaciones
• diseños digitales
• diseñadores de productos electrónicos
• diseñadores de productos electrónicos
Especificaciones
Atributo | Valor |
|---|---|
| Nombre de la Familia | ATF1504AS |
| Número de Macrocélulas | 64 |
| Número de E/Ss del Usuario | 64 |
| Tipo de Memoria | EEPROM |
| Número de Bloques/Elementos Lógicos | 4 |
| Programabilidad en Sistema | En el sistema |
| Tipo de Montaje | Montaje superficial |
| Tipo de Encapsulado | PLCC |
| Temperatura de Funcionamiento Mínima | -40 °C |
| Temperatura Máxima de Funcionamiento | +85 °C |
| Conteo de Pines | 84 |
| Retardo de Propagación | 10ns |
| Control de Habilitación de Salida Individual | Sí |
| Dimensiones | 29.41 x 29.41 x 4.06mm |
| Altura | 4.06mm |
| Tensión de Alimentación Máxima de Funcionamiento | 5,5 V |
| Longitud | 29.41mm |
| Tensión de Alimentación de Funcionamiento Mínima | 4,5 V |
| Ancho | 29.41mm |
| Condición de Prueba de Retardo de Propagación | 35pF |
- Código RS:
- 171-7831
- Nº ref. fabric.:
- ATF1504AS-10JU84
- Fabricante:
- Microchip
Enlaces relacionados
- Dispositivo lógico de programación compleja CPLD ATF1504AS-10AU100...
- CPLD ATF750C-10PU 10 I/O, En el sistema PDIP 24 pines 10ns
- CPLD 5M1270ZF324C5N 271 I/O En el sistema FBGA 324 pines 10ns
- Dispositivo lógico de programación compleja CPLD ATF1508AS-10JU84 84 I/O En
- CPLD ATF1502AS-10JU44 32 I/O En el sistema PLCC 44 pines 10ns
- Dispositivo lógico de programación compleja CPLD ATF1504AS-10JU44 68 I/O En
- CPLD ATF1504AS-10AU44 68 I/O En el sistema TQFP 44 pines 10ns
- CPLD 64 celdas EEPROM En el sistema TQFP 44 pines 15ns