Infineon AEC-Q100 Memoria flash NI, Quad-SPI S25FL256LAGMFN000 256 MB, 32M x 8 bits, SOIC, 16 pines

La familia FL-L se conecta a un sistema host a través de una interfaz periférica serie (SPI). La entrada y salida serie de un solo bit SPI tradicional (E/S única o SIO) es compatible, así como los comandos opcionales de dos bits (E/S doble o DIO) y de cuatro bits de E/S cuádruple (QIO) y de interfaz periférica cuádruple (QPI). Además, hay comandos de lectura de velocidad de datos doble (DDR) para QIO y QPI que transfieren dirección y leen datos en ambos bordes del reloj. La arquitectura dispone de un búfer de programación de página que permite programar hasta 256 bytes en una operación y proporciona un sector individual de 4 KB, medio bloque de 32 KB, bloque de 64 KB o borrado de chip completo. Mediante el uso de dispositivos de la familia FL-L con las velocidades de reloj más altas admitidas, con comandos cuádruples, la velocidad de transferencia de lectura de instrucciones puede igualar o superar la interfaz paralela tradicional, asíncrona, memorias Flash NOR, al tiempo que reduce drásticamente el recuento de señales. Los productos de la familia FL-L ofrecen altas densidades junto con la flexibilidad y el rendimiento rápido requeridos por una gran variedad de aplicaciones móviles o integradas. Proporciona una solución de almacenamiento ideal para sistemas con espacio limitado, conexiones de señal y alimentación.