Infineon AEC-Q100 Memoria flash NI, CFI, SPI 512 MB, 64M x 8 bits, 4, 14.5 ns, BGA, 24 pines

Este dispositivo se conecta a un sistema host a través de una interfaz periférica serie (SPI). Se admite la entrada y salida serie SPI de un solo bit (E/S o SIO) tradicional, así como comandos serie opcionales de dos bits (E/S doble o dio) y cuatro bits (E/S cuádruple o QIO). Esta interfaz de ancho múltiple se denomina SPI Multi-I/o O MIO. Además, la familia FL-S añade compatibilidad con comandos de lectura de velocidad de datos doble (DDR) para SIO, dio y QIO que transfieren direcciones y leen datos en ambos bordes del reloj. La arquitectura Eclipse incluye un búfer de programación de páginas que permite programar hasta 256 palabras (512 bytes) en una sola operación, lo que da como resultado una programación y borrado más faster y efectivos que los algoritmos de borrado o programa SPI de generación anterior. La ejecución de código directamente desde la memoria flash se suele llamar Execute-In-Place o XIP. Al utilizar dispositivos FL-S a las velocidades de reloj más altas admitidas, con comandos QIO o DDR-QIO, la velocidad de transferencia de lectura de instrucciones puede igualar o superar la interfaz paralela tradicional, las memorias asíncronas Y flash, al tiempo que reduce drásticamente el recuento de señales. El producto S25FL512S ofrece altas densidades junto con la flexibilidad y el rápido rendimiento requerido por una variedad de aplicaciones integradas. Es ideal para remedo de código, XIP y almacenamiento de datos.