Memoria flash, CFI, SPI S25FS512SDSMFI011 512Mbit, 64M x 8 bits, BGA, 24 pines

El S25FS512S se conecta a un sistema host a través de una interfaz periférica serie (SPI). Se admite la entrada y salida serie SPI de un solo bit (E/S simple o SIO) tradicional, así como comandos serie twobit (E/S doble o dio) y Quad I/o (QIO) o Quad PeripheralInterface (QPI) opcionales. Esta interfaz de ancho múltiple se denomina SPI Multi-I/o MIO. Además, existen comandos de lectura de velocidad de datos doble (DDR) para QIO y QPI que transfieren dirección y leen datos en ambos bordes del reloj. La arquitectura FS-S Eclipse incluye un búfer de programación de páginas que permite programar hasta 512 bytes en una operación, lo que da como resultado una programación y borrado más faster que los algoritmos de borrado o programa SPI de generación anterior. La ejecución de código directamente desde la memoria flash se suele llamar Execute-In-Place o XIP. Al utilizar dispositivos S25FS512S a las velocidades de reloj más altas admitidas, con comandos Quad o DDR-Quad, la velocidad de transferencia de lectura de instrucciones puede coincidir o superar la interfaz paralela tradicional, las memorias asíncronas O flash, al tiempo que reduce drásticamente el recuento de señales. Los productos S25FS512S ofrecen altas densidades junto con la flexibilidad y el rápido rendimiento requerido por una variedad de aplicaciones móviles o integradas. Son una solución excelente para sistemas con espacio limitado, conexiones de señal y alimentación. Son ideales para el remedo de código a la RAM, ejecutando código directamente (XIP) y almacenando datos reprogramables.