Microcontrolador Microchip PIC18LF26K83-I/SO, núcleo PIC de 16bit, RAM 4 kB, 64MHZ, SOIC de 28 pines

Ver todo Microcontroladores
No disponible
RS ya no dispondrá de este producto.
Opciones de empaquetado:
Código RS:
168-2779
Nº ref. fabric.:
PIC18LF26K83-I/SO
Fabricante:
Microchip
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Microchip

Nombre de la Familia

PIC18LF

Tipo de Encapsulado

SOIC

Tipo de Montaje

Montaje superficial

Conteo de Pines

28

Núcleo del Dispositivo

PIC

Ancho del Bus de Datos

16bit

Tamaño de la Memoria del Programa

64 kB

Frecuencia Máxima

64MHZ

Tamaño RAM

4 kB

Canales USB

0

Número de Unidades PWM

4 x 10 bit

Número de Canales SPI

1

Tensión de Alimentación de Funcionamiento Típica

3,6 V (máximo)

Número de Canales I2C

1

Número de Canales CAN

1

Number of USART Channels

0

Número de Canales UART

2

Arquitectura del Conjunto de Instrucciones

RISC

Tipo de Memoria del Programa

Flash

Temperatura de Funcionamiento Mínima

-40 °C

Número Máximo de Canales Ethernet

0

Número de Canales PCI

0

Número de Canales de Ethernet

0

Dimensiones

17.9 x 7.5 x 2.35mm

Modulación de Ancho de Pulso

4 (4 x 10 bits)

Temperatura Máxima de Funcionamiento

+85 °C

Número de Unidades ADC

1

Number of LIN Channels

1

Altura

2.35mm

Convertidores Analógico-Digital

24 x 12 bits

Longitud

17.9mm

Ancho

7.5mm

La familia de microcontroladores PIC18(L)F25/26K83 con tecnología CANTM en 28 contactos dispone de un ADC de 12 bits con cálculo (ADC2) que automatiza técnicas de divisor de tensión capacitiva (CVD) para detección táctil avanzada, promedio, filtrado, sobremuestreo y comparación de umbral.

Compatible con CAN 1.2, 2.0A y 2.0B
Seis modos de funcionamiento
Compatible con versiones anteriores: completamente compatible con versiones anteriores
Capacidad de interrupción de vector (VI); tiempo de respuesta más rápido
Tabla de vectores de interrupción
Prioridad simple o doble programable
Guardado de contexto de hardware de dos niveles
Elimina la necesidad de la intervención de la CPU en transferencias de datos
Acceso a todos los periféricos y espacios de memoria
Tamaños de mensaje de destino y fuente flexibles
Prioridad de DMA programable
Divisor de tensión capacitivo de hardware (CVD)
Salida de contacto de E/S sin búfer
2 comparadores
Activación de histéresis de comparador
Polaridad de salida inversa
Detección de paso por cero
Detecta señal ac de alta tensión
Genera interrupciones en paso por cero

Enlaces relacionados