Microcontrolador Infineon CY8C5888LTI-LP097, núcleo Cortex-M3 de ARME de 32bit, RAM 64 kB, 67MHZ, QFN de 68 pines

El PSoC 5LP (sistema en chip integrado programable) de Cypress Semiconductor incorpora memoria configurable, microcontrolador (MCU), periféricos analógicos y digitales, todos ellos en un chip (IC). La arquitectura de la plataforma PSoC 5LP cuenta con un núcleo ARM Cortex-M3 de 32 bits junto con controlador de acceso directo a memoria (DMA) y procesador de filtro digital de hasta 80 MHz.

Trazado de cables flexible
Amplio rango de tensión

Características de funcionamiento
Rango de tensión: 1,71 a 5,5 V, hasta 6 dominios alimentación
Rango de temperatura (ambiente): De –40 a 85 °C [1 piezas de temperatura extendida: De –40 a 105 °C
Funcionamiento dc a 80 MHz
Modos de alimentación
3,1 mA a 6 MHz y 15,4 mA a 48 MHz en modo activo
2 μA en modo de suspensión
300 nA en modo de hibernación con conservación de RAM
Regulador elevador de 0,5 V de entrada a 5 V de salida
Rendimiento
CPU ARM Cortex-M3 de 32 bits, 32 entradas de interrupción
Controlador de acceso directo a memoria (DMA) de 24 canales
Procesador de filtro digital de punto fijo (DFB) de 64 bits y 24 bits
Memorias
Hasta 256 KB de flash de programa, con caché y funciones de seguridad
Flash adicional de hasta 32 KB para código de corrección de errores (ECC)
Hasta 64 KB de RAM
2 KB DE MEMORIA EEPROM
Periféricos digitales
Cuatro bloques de temporizador, contador y PWM (TCPWM) de 16 bits
I2C, velocidad de bus de 1 Mbps
Interfaz de periféricos de 12 Mbps (TID#10840032) con certificación USB 2.0 de velocidad completa (FS) mediante un oscilador interno[2]
CAN 2.0b, 16 Rx, 8 búfers Tx completos
20 a 24 bloques digitales universales (UDB), programables para crear cualquier número de funciones:
Contadores, contadores y PWMS de 8, 16, 24 y 32 bits
INTERFACES I2C, UART, SPI, I2S, LIN 2.0
Comprobación de redundancia cíclica (CRC)
Generadores de secuencia pseudoaleatoria (PRS)
Decodificadores Quadrature
Funciones lógicas de nivel de puerta