Microchip AEC-Q100 Microprocesador dsPIC33CK256MP508 dsPIC 16 bit MPU 100 MHz TQFP 80 pines

Ver todo Microprocesadores

Subtotal (1 bandeja de 119 unidades)*

247,639 €

(exc. IVA)

299,642 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Agotado temporalmente
  • Envío desde el 21 de abril de 2026
¿Necesitas comprar más? Introduce la nueva cantidad y clica en "Consultar fechas de entrega"
Unidad(es)
Por unidad
Por Bandeja*
119 +2,081 €247,64 €

*precio indicativo

Código RS:
179-3965
Nº ref. fabric.:
DSPIC33CK256MP508-I/PT
Fabricante:
Microchip
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Microchip

Tipo de producto

Microprocesador

Serie

dsPIC33CK256MP508

Núcleo del dispositivo

dsPIC

Ancho del bus de datos

16bit

Arquitectura del juego de instrucciones

MPU

Frecuencia del reloj máxima

100MHz

Tipo de montaje

Superficie

Tensión de alimentación mínima

3.6V

Encapsulado

TQFP

Tensión de alimentación máxima

3.6V

Número de pines

80

Temperatura de Funcionamiento Mínima

-40°C

Temperatura de funcionamiento máxima

85°C

Altura

1mm

Longitud

12mm

Certificaciones y estándares

RoHS

Anchura

12 mm

Número de núcleos

1

Estándar de automoción

AEC-Q100

Microchip Technology DSP MicroController


El encapsulado TQFP de tipo DsPIC33CH de Microchip Technology, montaje en superficie, microcontrolador DSP basado en CMOS de 80 y 16 bits tiene una tensión nominal que oscila entre 3V y 3,6 V. Tiene un programa de 32Kbytes a 256K bytes flash con ECC y 8K a 24K RAM. Esto permite el diseño de sistemas de control de motor de alto rendimiento y precisión que son más eficientes energéticamente. Este microcontrolador se utiliza para controlar los motores BLDC, PMSM, ACIM, SR y stepper más silenciosos en funcionamiento y también proporciona una mayor vida útil del motor.

Características y ventajas


• registros de trabajo de 16 bits

• PWMs de alta velocidad de 8 canales con resolución 250ps

• Arquitectura de CPU con uso eficiente de código (C y Assembly) diseñada

• interfaz de comunicación UART, SPI/I2S y bus CAN

• dos acumuladores de punto fijo (ACC) de 40 bits para operaciones DSP

• Salto rápido de 6 ciclos

• Cuatro canales DMA

• Cuatro conjuntos de registros y acumuladores seleccionados según el contexto de interrupción por núcleo para una interrupción rápida

• reinicio de encendido integrado y restablecimiento de apagado

• se modificó la arquitectura de Harvard con datos de 16 bits e instrucciones de 24 bits

• Nueve módulos MCCP/SCCP Que Incluyen temporizador, captura/comparación y PWM

• Un temporizador de 16 bits de uso general

• la frecuencia de funcionamiento es 100MHz

• rango de temperaturas de funcionamiento entre -40°C y 85°C

• las características de seguridad son DMT, ECC, WDT, CRC, CodeGuard, ICSP, MBIST y funciones de seguridad de control de reloj a prueba de fallos

• MAC/MPY de ciclo único con recuperación de datos dual y recuperación de resultados

• Soporte para los protocolos DMX, LIN/J2602 e IrDA

• Tres módulos de comparación analógica/DAC de 12 bits

• Tres modos de bajo consumo: Reposo, reposo y Doze

• bucle de sobrecarga cero

Certificaciones


• AEC-Q100 REVG

• IEC 60730

Enlaces relacionados