Y: Puerta lógica, 74LV08PW,112, LV, Terminación Única Quad 12mA TSSOP 14 pines 2 No
- Código RS:
- 816-8703
- Nº ref. fabric.:
- 74LV08PW,112
- Fabricante:
- Nexperia
- Código RS:
- 816-8703
- Nº ref. fabric.:
- 74LV08PW,112
- Fabricante:
- Nexperia
Seleccionar todo | Atributo | Valor |
|---|---|---|
| Marca | Nexperia | |
| Función Lógica | Y | |
| Tipo de Montaje | Montaje superficial | |
| Número de Elementos | 4 | |
| Number of Inputs per Gate | 2 | |
| Entrada de disparador Schmitt | No | |
| Tipo de Encapsulado | TSSOP | |
| Conteo de Pines | 14 | |
| Familia Lógica | LV | |
| Tipo de Entrada | CMOS | |
| Tensión de Alimentación Máxima de Funcionamiento | 5, 5 V | |
| Corriente Máxima de Salida de Alto Nivel | -12mA | |
| Tipo de Retardo de Propagación Máxima @ CL Máximo | 33 ns @ 15 pF | |
| Tensión de Alimentación de Funcionamiento Mínima | 1 V | |
| Corriente Máxima de Salida de Bajo Nivel | 12mA | |
| Ancho | 4.5mm | |
| Dimensiones | 5.1 x 4.5 x 0.95mm | |
| Altura | 0.95mm | |
| Longitud | 5.1mm | |
| Tipo de Salida | Terminación Única | |
| Temperatura Máxima de Funcionamiento | +125 °C | |
| Temperatura de Funcionamiento Mínima | -40 °C | |
| Condición de Prueba de Retardo de Propagación | 15pF | |
| Seleccionar todo | ||
|---|---|---|
Marca Nexperia | ||
Función Lógica Y | ||
Tipo de Montaje Montaje superficial | ||
Número de Elementos 4 | ||
Number of Inputs per Gate 2 | ||
Entrada de disparador Schmitt No | ||
Tipo de Encapsulado TSSOP | ||
Conteo de Pines 14 | ||
Familia Lógica LV | ||
Tipo de Entrada CMOS | ||
Tensión de Alimentación Máxima de Funcionamiento 5, 5 V | ||
Corriente Máxima de Salida de Alto Nivel -12mA | ||
Tipo de Retardo de Propagación Máxima @ CL Máximo 33 ns @ 15 pF | ||
Tensión de Alimentación de Funcionamiento Mínima 1 V | ||
Corriente Máxima de Salida de Bajo Nivel 12mA | ||
Ancho 4.5mm | ||
Dimensiones 5.1 x 4.5 x 0.95mm | ||
Altura 0.95mm | ||
Longitud 5.1mm | ||
Tipo de Salida Terminación Única | ||
Temperatura Máxima de Funcionamiento +125 °C | ||
Temperatura de Funcionamiento Mínima -40 °C | ||
Condición de Prueba de Retardo de Propagación 15pF | ||
Enlaces relacionados
- NOR: Puerta lógica LV, Quad 12mA TSSOP 14 pines 2 No
- Y: Puerta lógica LV, Quad 12mA SOIC 14 pines 2 No
- NAND: Puerta lógica LV, Quad 12mA SOIC 14 pines 2 No
- O: Puerta lógica ac, Terminación Única Quad 24mA TSSOP 14 pines 2 No
- Y: Puerta lógica LV, Triple 12mA SOIC 14 pines 3 No
- NOR: Puerta lógica LCX, Terminación Única Quad 24mA TSSOP 14 pines 2 No
- NAND: Puerta lógica LCX, Terminación Única Quad 24mA TSSOP 14 pines 2 No
- NAND: Puerta lógica LV, Dual 12mA SOIC 14 pines 4 No
