Infineon AEC-Q100 Memoria flash NI, SPI 256 MB, 32M x 8 bits, 14.5 ns, BGA, 24 pines

Esta familia de dispositivos se conecta a un sistema host a través de un SPI. Se admite la entrada y salida serie SPI de un solo bit (E/S simple o SIO) tradicional, así como comandos serie opcionales de dos bits (E/S doble o dio) y cuatro bits (E/S cuádruple o QIO). Esta interfaz de ancho múltiple se denomina SPI Multi-I/o O MIO. Además, la familia FL-S añade compatibilidad con comandos de lectura DDR para SIO, dio y QIO que transfieren direcciones y leen datos en ambos bordes del reloj. La arquitectura Eclipse incluye un búfer de programación de páginas que permite programar hasta 128 palabras (256 bytes) o 256 palabras (512 bytes) en una sola operación, lo que da como resultado una programación y borrado más faster y efectivos que los algoritmos de borrado SPI de generación anterior. La ejecución de código directamente desde la memoria flash se suele llamar Execute-In-Place o XIP. Al utilizar dispositivos FL-S a las velocidades de reloj más altas admitidas, con comandos QIO o DDR-QIO, la velocidad de transferencia de lectura de instrucciones puede coincidir o superar la interfaz paralela tradicional, las memorias asíncronas Y flash, al tiempo que reduce drásticamente el recuento de señales. Los productos S25FL128S y S25FL2525256S ofrecen altas densidades junto con la flexibilidad y el rápido rendimiento requerido por una variedad de aplicaciones integradas. Son ideales para remedo de código, XIP y almacenamiento de datos.