Microcontrolador Texas Instruments TMS320F28033PNT, núcleo C28x de 32 bit, 20 kB RAM, 64kB, 60 MHz, LQFP Flash de 80

Ver todo Microcontroladores
Descuento aplicable por cantidad

Subtotal (1 unidad)*

9,62 €

(exc. IVA)

11,64 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Disponible
  • Disponible(s) 119 unidad(es) para enviar desde otro centro de distribución
¿Necesitas comprar más? Introduce la nueva cantidad y clica en "Consultar fechas de entrega"
Unidad(es)
Por unidad
1 - 99,62 €
10 - 249,36 €
25 - 499,11 €
50 - 748,88 €
75 +8,66 €

*precio indicativo

Opciones de empaquetado:
Código RS:
268-3643
Nº ref. fabric.:
TMS320F28033PNT
Fabricante:
Texas Instruments
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Texas Instruments

Serie

TMS320F2803x

Tipo de producto

Microcontrolador

Encapsulado

LQFP

Tipo de montaje

Superficie

Número de pines

80

Núcleo del dispositivo

C28x

Ancho del bus de datos

32bit

Tamaño de la memoria de programa

64kB

Frecuencia del reloj máxima

60MHz

Tamaño RAM

20kB

Tensión de alimentación máxima

1.96V

Número de E/S programables

45

Temperatura de Funcionamiento Mínima

-40°C

Temperatura de funcionamiento máxima

125°C

Certificaciones y estándares

RoHS Compliant

Tensión de alimentación mínima

1.71V

Tipo de memoria de programa

Flash

Convertidores analógico/digital

16 bit

Arquitectura del juego de instrucciones

Harvard

Estándar de automoción

AEC-Q100

El microcontrolador de Texas Instruments proporciona a los diseñadores una arquitectura basada en ARM Cortex M de alto rendimiento con un amplio conjunto de capacidades de integración y un ecosistema sólido de software y herramientas de desarrollo. Este microcontrolador ofrece a los consumidores soluciones rentables al integrar periféricos específicos de aplicación y proporcionar una biblioteca completa de herramientas de software que minimizan los costes de la placa y el tiempo de ciclo de diseño. Ofrece un tiempo de puesta en el mercado más rápido y ahorro de costes.

Arquitectura de Harvard caracterizada por buses independientes para instrucciones y datos

Sistema de núcleo de procesador y memorias eficientes

Se acumula la división de hardware y el procesamiento de señal digital rápido orientado a la multiplicación

Aritmética de saturación para procesamiento de señal

Enlaces relacionados