AEC-Q100 Y: Puerta lógica, 74VHC21FT, 74VHC, Búfer, CMOS Dual 8mA TSSOP 14 pines 4
- Código RS:
- 171-3441
- Nº ref. fabric.:
- 74VHC21FT
- Fabricante:
- Toshiba
Temporalmente fuera de stock. Disponible a partir del 10/09/2024, con entrega en 4 día(s) laborable(s).
Añadido
Precio unitario (Suministrado en múltiplos de 50)
0,278 €
(exc. IVA)
0,336 €
(inc.IVA)
| Unidades | Por unidad | Por Pack* |
| 50 - 100 | 0,278 € | 13,90 € |
| 150 - 450 | 0,248 € | 12,40 € |
| 500 - 950 | 0,222 € | 11,10 € |
| 1000 + | 0,202 € | 10,10 € |
| *precio indicativo | ||
- Código RS:
- 171-3441
- Nº ref. fabric.:
- 74VHC21FT
- Fabricante:
- Toshiba
Documentación Técnica
Legislación y Conformidad
Datos del Producto
El 74VHC21FT es una PUERTA AND DE 4 ENTRADAS CMOS de alta velocidad avanzada fabricado con tecnología C2MOS de puerta de silicio. Alcanza el funcionamiento de alta velocidad similar al TLL Schottky bipolar equivalente al tiempo que mantiene la disipación de potencia baja de CMOS. El circuito interno está compuesto de 4 etapas, incluida una salida de búfer, que proporcionan alta inmunidad al ruido y salida estable. Un circuito de protección de entrada garantiza que se puedan aplicar de 0 a 5,5 V a los contactos de entrada sin tener en cuenta la tensión de alimentación. Este dispositivo se puede utilizar para conectar sistemas de 5 V a 3 V y dos sistemas de alimentación como una batería de respaldo. Este circuito evita la destrucción del dispositivo debido a tensiones de entrada y alimentación desajustadas.
Amplia temperatura de funcionamiento: Topr = -40 a 125
Alta velocidad: tpd = 3,3 ns (típ.) a VCC = 5,0 V
Baja disipación de potencia: ICC = 2,0 μA (máx) a Ta = 25
Alta inmunidad frente al ruido: VNIH = VNIL = 28 % VCC (mín)
Se proporciona protección de reducción de potencia en todas las entradas.
Retardos de propagación equilibrados: tPLH ≈ tPHL
Amplia gama de tensiones de funcionamiento: VCC(opr) = 2,0 V a 5,5 V
Contacto y función compatibles con la serie 74 (AC/HC/AHC/LV etc.) tipo 21
Alta velocidad: tpd = 3,3 ns (típ.) a VCC = 5,0 V
Baja disipación de potencia: ICC = 2,0 μA (máx) a Ta = 25
Alta inmunidad frente al ruido: VNIH = VNIL = 28 % VCC (mín)
Se proporciona protección de reducción de potencia en todas las entradas.
Retardos de propagación equilibrados: tPLH ≈ tPHL
Amplia gama de tensiones de funcionamiento: VCC(opr) = 2,0 V a 5,5 V
Contacto y función compatibles con la serie 74 (AC/HC/AHC/LV etc.) tipo 21
Especificaciones
Atributo | Valor |
|---|---|
| Función Lógica | Y |
| Tipo de Montaje | Montaje superficial |
| Número de Elementos | 2 |
| Number of Inputs per Gate | 4 |
| Tipo de Encapsulado | TSSOP |
| Conteo de Pines | 14 |
| Familia Lógica | 74VHC |
| Tipo de Entrada | CMOS |
| Tensión de Alimentación Máxima de Funcionamiento | 5,5 V |
| Corriente Máxima de Salida de Alto Nivel | -8mA |
| Tipo de Retardo de Propagación Máxima @ CL Máximo | 13.5 ns @ 50 pF |
| Tensión de Alimentación de Funcionamiento Mínima | 2 V |
| Corriente Máxima de Salida de Bajo Nivel | 8mA |
| Estándar de automoción | AEC-Q100 |
| Condición de Prueba de Retardo de Propagación | 50pF |
| Tipo de Salida | Búfer, CMOS |
| Ancho | 4.4mm |
| Temperatura Máxima de Funcionamiento | +125 °C |
| Dimensiones | 5 x 4.4 x 1mm |
| Altura | 1mm |
| Longitud | 5mm |
| Temperatura de Funcionamiento Mínima | -40 °C |
- Código RS:
- 171-3441
- Nº ref. fabric.:
- 74VHC21FT
- Fabricante:
- Toshiba
Enlaces relacionados
- AEC-Q100 O: Puerta lógica 74VHC CMOS Quad 8mA TSSOP 14 pines 2
- AEC-Q100 Y: Puerta lógica 74VHC CMOS Quad 8mA TSSOP 14 pines 2
- NOR: Puerta lógica VHC CMOS 8mA SC-88A 5 pines 2 No
- NOR: Puerta lógica CMOS Dual 8mA SOT-505 8 pines 2
- XOR: Puerta lógica VHC CMOS 8mA SC-88A 5 pines 2 No
- AEC-Q100 Y: Puerta lógica CMOS 8mA SOT-353 5 pines 2
- Y: Puerta lógica VHC CMOS 8mA TSOP 5 pines 2 No
- AEC-Q100 NAND: Puerta lógica 74VHC CMOS Dual 8mA TSSOP 14 pines 4