Intelligent Memory AEC-Q100 SDRAM IM2G16D2DBBG-25I, 2 Gb, Superficie, Bola FBGA-84 16 bit, 84 pines
- Código RS:
- 588-596
- Nº ref. fabric.:
- IM2G16D2DBBG-25I
- Fabricante:
- Intelligent Memory
No disponible actualmente
Lo sentimos, no sabemos cuándo volverá a estar disponible
- Código RS:
- 588-596
- Nº ref. fabric.:
- IM2G16D2DBBG-25I
- Fabricante:
- Intelligent Memory
Especificaciones
Documentación Técnica
Legislación y Conformidad
Datos del Producto
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo | Atributo | Valor |
|---|---|---|
| Tipo de producto | SDRAM | |
| Tamaño de la memoria | 2Gb | |
| Ancho del bus de datos | 16bit | |
| Frecuencia del reloj máxima | 533MHZ | |
| Tiempo de acceso aleatorio máximo | 2.5ns | |
| Tipo de montaje | Superficie | |
| Encapsulado | Bola FBGA-84 | |
| Número de pines | 84 | |
| Temperatura de Funcionamiento Mínima | -40°C | |
| Temperatura de funcionamiento máxima | 95°C | |
| Serie | IM2G | |
| Certificaciones y estándares | JEDEC, RoHS | |
| Tensión de alimentación máxima | 1.9V | |
| Estándar de automoción | AEC-Q100 | |
| Tensión de alimentación mínima | 1.7V | |
| Seleccionar todo | ||
|---|---|---|
Tipo de producto SDRAM | ||
Tamaño de la memoria 2Gb | ||
Ancho del bus de datos 16bit | ||
Frecuencia del reloj máxima 533MHZ | ||
Tiempo de acceso aleatorio máximo 2.5ns | ||
Tipo de montaje Superficie | ||
Encapsulado Bola FBGA-84 | ||
Número de pines 84 | ||
Temperatura de Funcionamiento Mínima -40°C | ||
Temperatura de funcionamiento máxima 95°C | ||
Serie IM2G | ||
Certificaciones y estándares JEDEC, RoHS | ||
Tensión de alimentación máxima 1.9V | ||
Estándar de automoción AEC-Q100 | ||
Tensión de alimentación mínima 1.7V | ||
La DDR DRAM de memoria inteligente alcanza velocidades de transferencia de datos de alta velocidad empleando una arquitectura de chip que preconfigura múltiples bits y sincroniza los datos de salida con un reloj del sistema. Admite frecuencias de sistema de hasta 533 MHz, lo que permite un rendimiento rápido y eficaz. El diseño incluye bancos internos para el funcionamiento simultáneo y utiliza una arquitectura prefetch de 4 bits para aumentar el rendimiento de los datos.
Conforme a RoHS
Autorrenovación parcial de la matriz PASR
Actualización automática y autorrenovación
Enlaces relacionados
- Intelligent Memory AEC SDRAM IM2G16D2DBBG-25 Superficie 84 pines
- Intelligent Memory SDRAM IM1G16D2DDBG-25I Superficie 84 pines
- Intelligent Memory SDRAM IM5116D2DDBG-25I Superficie 84 pines
- Intelligent Memory AEC-Q100 SDRAM IME1G16D2DEBG-25I Superficie 84 pines
- Intelligent Memory SDRAM IM1G16D2DDBG-25 Superficie 84 pines
- Intelligent Memory SDRAM IM5116D2DDBG-25 Superficie 84 pines
- Intelligent Memory AEC-Q100 SDRAM IME1G08D2DEBG-25I Superficie 60 pines
- Intelligent Memory AEC-Q100 SDRAM IM2G08D2DBBG-25I Superficie 60 pines