ISSI SDRAM IS42S16800F-7TL, 128 MB, Superficie, TSOP 16 bit, 54 pines

Subtotal (1 paquete de 2 unidades)*

6,60 €

(exc. IVA)

7,98 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Los pedidos inferiores a 80,00 € (exc. IVA) tienen un coste de 7,00 €.
Últimas existencias de RS
  • Disponible(s) 18 unidad(es) para enviar desde otro centro de distribución
  • Última(s) 126 unidad(es) para enviar desde el 10 de febrero de 2026
Unidad(es)
Por unidad
Por Paquete*
2 +3,30 €6,60 €

*precio indicativo

Opciones de empaquetado:
Código RS:
811-5131
Nº ref. fabric.:
IS42S16800F-7TL
Fabricante:
ISSI
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

ISSI

Tamaño de la memoria

128MB

Tipo de producto

SDRAM

Organización

8M x 16

Ancho del bus de datos

16bit

Número de líneas de bus

14bit

Número de bits por palabra

16

Frecuencia del reloj máxima

200MHz

Tiempo de acceso aleatorio máximo

5.4ns

Número de palabras

8K

Tipo de montaje

Superficie

Encapsulado

TSOP

Número de pines

54

Temperatura de Funcionamiento Mínima

0°C

Temperatura de funcionamiento máxima

70°C

Serie

IS42S16800F

Altura

1.05mm

Certificaciones y estándares

No

Longitud

22.42mm

Anchura

10.29 mm

Estándar de automoción

No

Tensión de alimentación máxima

3.6V

Tensión de alimentación mínima

3V

RAM dinámica, ISSI


La gama SDR SDRAM de ISSI ofrece una interfaz síncrona con latencia CAS programable (2/3 relojes). La transferencia de datos de alta velocidad se consigue mediante la tubería de procesos y la serie DRAM SDR síncrona ofrece lectura/escritura de ráfaga y lectura de ráfaga/escritura simple, por lo que es ideal para aplicaciones de ordenadores. Los dispositivos SDR SDRAM de ISSI se suministran con diferentes configuraciones y tamaños de memoria, y funcionan con una fuente de alimentación de 3,3 V.

Interfaz LVTTL

Señales de entrada/salida relativas al borde de subida de la entrada de reloj

Secuencia de ráfaga programable: secuencial/entrelazada; longitud de ráfaga programable

Dirección de columna aleatoria cada ciclo de reloj

Modo de reinicio independiente y automático

Enlaces relacionados