Infineon AEC-Q100 Memoria flash NI, CFI 8 MB, 1M x 8 bits, 70 ns, TSOP, 48 pines

Ver todo Memorias Flash
No disponible actualmente
Desconocemos si volveremos a disponer de este artículo. RS tiene previsto retirarlo próximamente de nuestra gama de productos.
Código RS:
193-8784
Nº ref. fabric.:
S29AL008J70TFI013
Fabricante:
Infineon
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Infineon

Tamaño de la memoria

8MB

Tipo de producto

Memoria flash

Tipo de interfaz

CFI

Encapsulado

TSOP

Número de pines

48

Tipo de montaje

Superficie

Tipo de célula

NI

Tensión de alimentación máxima

3.6V

Tensión de alimentación mínima

2.7V

Tipo de temporización

Asíncrono

Temperatura de Funcionamiento Mínima

-40°C

Temperatura de funcionamiento máxima

85°C

Certificaciones y estándares

No

Longitud

12mm

Altura

1.05mm

Número de bits por palabra

8

Número de palabras

1M

Estándar de automoción

AEC-Q100

Corriente de suministro

20mA

Tiempo de acceso aleatorio máximo

70ns

Serie

S29AL008J

El S29AL008J es una memoria Flash de 8 Mbit y 3.0 voltios organizada como 1.048.576 bytes o 524,288 palabras. El dispositivo se ofrece en paquetes TSOP de 0.8 bolas de paso fino (48 mm de paso) y 48 patillas. Los datos de ancho de palabra (x16) aparecen en DQ15–DQ0, los datos de ancho de byte (x8) aparecen en DQ7–DQ0. Este dispositivo está diseñado para ser programado en el sistema con el suministro VCC de 3.0 voltios del sistema estándar. No se requiere un VPP de 12.0 V o un VCC de 5.0 V para operaciones de escritura o borrado. El dispositivo también se puede programar en programadores EPROM estándar.

El dispositivo ofrece tiempos de acceso de hasta 55 ns, lo que permite que los microprocesadores de alta velocidad funcionen sin estados de espera. Para eliminar la contención de bus, el dispositivo tiene controles independientes de habilitación de chip (CE#), habilitación de escritura (WE#) y habilitación de salida (OE#).

La programación del dispositivo se produce ejecutando la secuencia de comandos del programa. Esto inicia el algoritmo del programa incrustado un algoritmo interno que automáticamente times los anchos de pulso del programa y verifica el margen de celda correcto. El modo de omisión de desbloqueo facilita faster programming times al requerir sólo dos ciclos de escritura para programar datos en lugar de cuatro.

El borrado del dispositivo se produce ejecutando la secuencia de comandos ERASE. Esto inicia el algoritmo de borrado incorporado un algoritmo interno que preprograma automáticamente la matriz (si no está ya programada) antes de ejecutar la operación de borrado. Duringerase, el dispositivo activa automáticamente los anchos de pulso de borrado y verifica el margen de celda correcto. El sistema host puede detectar si un programa o operación de borrado se ha completado observando el pin RY/BY# o leyendo los bits de estado DQ7(Sondeo de Data#) y DQ6 (conmutador). Una vez completado un programa o ciclo de borrado, el dispositivo está listo para leer datos de matriz o aceptar otro comando.

Enlaces relacionados