Infineon AEC-Q100 Memoria flash NI, CFI 16 MB, 2M x 8 bits, 70 ns, TSOP, 48 pines

El dispositivo ofrece un tiempo de acceso de 55 ns que permite que los microprocesadores de alta velocidad funcionen sin estados de espera. Para eliminar la contención de bus, el dispositivo tiene controles independientes de habilitación de chip (CE#), habilitación de escritura (WE#) y habilitación de salida (OE#).

La programación del dispositivo se produce ejecutando la secuencia de comandos del programa. Esto inicia el algoritmo del programa incrustado un algoritmo interno que automáticamente times los anchos de pulso del programa y verifica el margen de celda correcto. El modo de omisión de desbloqueo facilita faster programming times al requerir sólo dos ciclos de escritura para programar datos en lugar de cuatro.

El borrado del dispositivo se produce ejecutando la secuencia de comandos ERASE. Esto inicia el algoritmo de borrado incorporado un algoritmo interno que preprograma automáticamente la matriz (si no está ya programada) antes de ejecutar la operación de borrado. Durante el borrado, el dispositivo activa automáticamente los anchos de pulso de borrado y verifica el margen de celda correcto. El sistema host puede detectar si un programa o operación de borrado se ha completado observando el pin RY/BY# o leyendo los bits de estado DQ7(Sondeo de Data#) y DQ6 (conmutador). Una vez completado un programa o ciclo de borrado, el dispositivo está listo para leer datos de matriz o aceptar otro comando.