Winbond SDRAM DDR2, 128 MB, Superficie, TFBGA 16 bit, 84 pines

Subtotal (1 bandeja de 209 unidades)*

370,557 €

(exc. IVA)

448,305 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Los pedidos inferiores a 80,00 € (exc. IVA) tienen un coste de 7,00 €.
Agotado temporalmente
  • Envío desde el 06 de julio de 2026
¿Necesitas comprar más? Introduce la nueva cantidad y clica en "Consultar fechas de entrega"
Unidad(es)
Por unidad
Por Bandeja*
209 +1,773 €370,56 €

*precio indicativo

Código RS:
188-2580
Nº ref. fabric.:
W9712G6KB25I
Fabricante:
Winbond
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Winbond

Tamaño de la memoria

128MB

Tipo de producto

SDRAM DDR2

Organización

16M x 8 Bit

Ancho del bus de datos

16bit

Número de líneas de bus

15bit

Número de bits por palabra

8

Tiempo de acceso aleatorio máximo

0.4ns

Número de palabras

16M

Tipo de montaje

Superficie

Encapsulado

TFBGA

Número de pines

84

Temperatura de Funcionamiento Mínima

-40°C

Temperatura de funcionamiento máxima

95°C

Certificaciones y estándares

RoHS

Anchura

8.1 mm

Longitud

12.6mm

Serie

W9712G6KB

Altura

0.8mm

Corriente de suministro

135mA

Tensión de alimentación máxima

1.9V

Tensión de alimentación mínima

1.7V

Estándar de automoción

No

The W9712G6KB is a 128M bits DDR2 SDRAM and speed involving -25, 25I and -3.

Double Data Rate architecture: two data transfers per clock cycle

CAS Latency: 3, 4, 5 and 6

Burst Length: 4 and 8

Bi-directional, differential data strobes (DQS and /DQS ) are transmitted / received with data

Edge-aligned with Read data and center-aligned with Write data

DLL aligns DQ and DQS transitions with clock

Differential clock inputs (CLK and /CLK)

Data masks (DM) for write data

Commands entered on each positive CLK edge, data and data mask are referenced to both edges of /DQS

Posted /CAS programmable additive latency supported to make command and data bus efficiency

Read Latency = Additive Latency plus CAS Latency (RL = AL + CL)

Off-Chip-Driver impedance adjustment (OCD) and On-Die-Termination (ODT) for better signal quality

Auto-precharge operation for read and write bursts

Auto Refresh and Self Refresh modes

Precharged Power Down and Active Power Down

Write Data Mask

Write Latency = Read Latency - 1 (WL = RL - 1)

Interface: SSTL_18

Enlaces relacionados