STMicroelectronics Microprocesador STM32MP233FAJ3 STM32MP23xC/F ARM Cortex A35, ARM Cortex M33 16 bit 64 bits, Pulgar-2,

La imagen representada puede no ser la del producto

Descuento aplicable por cantidad
Ver precios por cantidad

Subtotal (1 unidad)*

15,36 €

(exc. IVA)

18,59 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Información relativa a las existencias no accesible actualmente - Vuelva a comprobarlo más tarde

Unidad(es)
Por unidad
1 - 415,36 €
5 +15,17 €

*precio indicativo

Código RS:
482-990
Nº ref. fabric.:
STM32MP233FAJ3
Fabricante:
STMicroelectronics
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Tipo de producto

Microprocesador

Serie

STM32MP23xC/F

Núcleo del dispositivo

ARM Cortex A35, ARM Cortex M33

Ancho del bus de datos

16bit

Arquitectura del juego de instrucciones

64 bits, Pulgar-2, ARM V8-M, ARM V8-A, 32 bits

Frecuencia del reloj máxima

1.5GHz

Tipo de interfaz

Ethernet, CSI, DDR3L, MIPI, DDR4, CAN, MIPI-DSI, FMC, LVDS, I2C, LPDDR4, LCD, Paralelo, I3C, JTAG, SPI, SAI, USART, SPDIF, UART, SDM, SWD, USB 2.0

Encapsulado

TFBGA361

Tensión de alimentación mínima

1.71V

Tensión de alimentación máxima

3.6V

Número de pines

361

Certificaciones y estándares

FIPS 140-2 NDRNG, NIST SP800-90B, IEEE 1588v2, JEDEC, TSN, ECOPACK2

Estándar de automoción

No

Número de núcleos

2

COO (País de Origen):
TW
Los dispositivos MPU con doble Arm Cortex-A35 de STMicroelectronics se basan en el núcleo RISC de 64 bits Arm Cortex-A35 de uno o dos núcleos de alto rendimiento que funciona a una frecuencia de hasta 1,5 GHz. El procesador Cortex-A35 incluye una caché de instrucciones L1 de 32 Kb para cada CPU, una caché de datos L1 de 32 Kb para cada CPU y una caché L2 de 512 Kb. El procesador Cortex-A35 utiliza un pipeline de orden interno de 8 etapas altamente eficiente que se ha optimizado ampliamente para ofrecer todas las funciones de Armv8-A al tiempo que se maximiza la eficiencia energética y de área.

Sensores de temperatura interna

Bajo consumo

Gestión del reloj

Interfaz digital paralela de hasta 16 bits de entrada o salida

Dos interfaces de memoria Octo-SPI

Retención de memoria DDR en modo Standby

Controles para chip PMIC complementario

Enlaces relacionados

Mantente al día de nuestras novedades y ofertas

Introduce tu dirección de correo

La información personal que nos proporciones al suscribirte se procesará de acuerdo con nuestra política de privacidad.