MOSFET Microchip TN2106N3-G, VDSS 60 V, ID 300 mA, TO-92 de 3 pines, , config. Simple

Este transistor de modo de mejora (normalmente desactivado) y umbral bajo utiliza una estructura DMOS vertical y un proceso de fabricación de puerta de silicio probado. Esta combinación produce un dispositivo con capacidades de gestión de potencia de transistores bipolares y la alta impedancia de entrada y el coeficiente de temperatura positivo inherente a los dispositivos MOS. Como es característico en todas las estructuras MOS, este dispositivo no contiene desbordamiento térmico y desconexión secundaria térmicamente inducida. Los FET DMOS verticales son ideales para una amplia gama de aplicaciones de conmutación y amplificación donde se necesita tensión de umbral muy baja, alta tensión de ruptura, alta impedancia de entrada, baja capacitancia de entrada y velocidades de conmutación rápidas.

Libre de ruptura secundaria
Bajo requisito de potencia de excitación
Fácil conexión en paralelo
Bajo CISS y velocidades de conmutación rápidas
Estabilidad térmica excelente
Diodo de drenador de fuente integral
Alta impedancia de entrada y ganancia alta