Alliance Memory SDRAM AS4C128M16D2A-25BCN, 2 GB, Superficie, FBGA 16 bit, 84 pines

Ver todo SDRAM
Descuento aplicable por cantidad

Subtotal (1 unidad)*

11,34 €

(exc. IVA)

13,72 €

(inc.IVA)

Add to Basket
Selecciona o escribe la cantidad
Disponible
  • Disponible(s) 55 unidad(es) más para enviar a partir del 16 de marzo de 2026
¿Necesitas comprar más? Introduce la nueva cantidad y clica en "Consultar fechas de entrega"
Unidad(es)
Por unidad
1 - 911,34 €
10 - 2410,51 €
25 - 4910,26 €
50 - 9910,21 €
100 +8,98 €

*precio indicativo

Opciones de empaquetado:
Código RS:
230-8410
Número de artículo Distrelec:
301-51-367
Nº ref. fabric.:
AS4C128M16D2A-25BCN
Fabricante:
Alliance Memory
Encuentra productos similares seleccionando uno o varios atributos.
Seleccionar todo

Marca

Alliance Memory

Tamaño de la memoria

2GB

Tipo de producto

SDRAM

Organización

128M x 16

Ancho del bus de datos

16bit

Número de líneas de bus

13bit

Número de bits por palabra

16

Frecuencia del reloj máxima

400MHz

Tiempo de acceso aleatorio máximo

12.5ns

Tipo de montaje

Superficie

Encapsulado

FBGA

Temperatura de Funcionamiento Mínima

0°C

Número de pines

84

Temperatura de funcionamiento máxima

85°C

Altura

1.2mm

Serie

AS4C128M16D2A

Certificaciones y estándares

RoHS

Longitud

8.1mm

Anchura

12.5 mm

Tensión de alimentación mínima

1.7V

Estándar de automoción

No

Tensión de alimentación máxima

1.9V

El Alliance Memory 2Gb DDR2 es una memoria de acceso aleatorio dinámica síncrona (SDRAM) CMOS de doble velocidad de datos (DDR2) que contiene 2048 Mbits en una E/S de datos de 16 bits de ancho. Está configurado internamente como DRAM de 8 bancos, 8 bancos x 16MB direcciones x 16 E/S. El dispositivo está diseñado para cumplir con las características clave de DRAM DDR2, como CAS# publicado con latencia aditiva, latencia de escritura = latencia de lectura -1, ajuste de impedancia de controlador de chip (OCD) y terminación en matriz (ODT).

8 bancos internos para operaciones simultáneas

arquitectura de recuperación previa de 4 bits

Arquitectura de canalización interna

Precarga y desconexión activa

Registros de modo programable y modo extendido

Enlaces relacionados